Thread View: bln.jobs
1 messages
1 total messages
Started by Juergen Werner
Thu, 11 Dec 1997 00:00
JOB: ASIC-Entwicklungsingenieure/innen, GERMANY
Author: Juergen Werner
Date: Thu, 11 Dec 1997 00:00
Date: Thu, 11 Dec 1997 00:00
111 lines
4364 bytes
4364 bytes
We are sorry if this is not an appropriate newsgroup.
"ASIC-Entwicklungsingenieur/in"
In der Bosch Telecom GmbH sind die Telekommunikationsaktivit�ten der
Robert Bosch GmbH zusammengefa�t. Rund 20.000 Mitarbeiter entwickeln
und fertigen Produkte der �ffentlichen und privaten
Kommunikationstechnik,
z.B. Richtfunkanlagen, Multiplex- und Vermittlungssysteme, Breitbandkom-
munikationsausr�stung und private Nebenstellenanlagen (PABX), weiterhin
Produkte der Verkehrsleittechnik und Satellitentechnik, sowie
Gefahrenmel-
deanlagen, Telekommunikationsendger�te und Betriebsfunkausr�stung.
F�r den Entwurf der in diesen Systemen eingesetzten hochkomplexen,
schnel-
len ASICs in CMOS-, Bipolar- und GaAs-Technologien suchen wir Inge-
nieure/innen der Elektrotechnik oder/und technischen Informatik
(Abschlu� Dipl.-Ing. TH/TU/Universit�t) mit Schwerpunkten in der Fach-
richtung Nachrichtentechnik und Kenntnissen im HDL-basierten Ent-
wurf integrierter Schaltungen.
Als ASIC-Entwicklungsingenieur/in erwartet Sie an unserem Entwicklungs-
standort Backnang bei Stuttgart eine anspruchsvolle und
abwechslungsreiche
T�tigkeit in enger Zusammenarbeit mit Ingenieuren aus verschiedenen
Berei-
chen der Telekommunkation, z.B. Richtfunk, Breitbandkom-munikation,
Multiplex- und Vermittlungstechnik. Die T�tigkeit erfolgt typisch
innerhalb
einer Projektgruppe und ist durch folgende Merkmale gekennzeichnet :
- Fachwissen im Bereich Nachrichten- und Kommunikationstechnik, da Spe-
zifikation und ggf. auch Modellierung der ASICs in enger Zusammenarbeit
mit der System-/Ger�teentwicklung erfolgt.
- Anwendung der HW-Beschreibungssprache VHDL/Verilog zur Modellie-
rung der ASICs und Erstellung von Testbenches
- Ausf�hrung des gesamten ASIC-Entwurfsablaufs mit folgenden Schritten :
- VHDL-basierte Simulation (Verhalten, RTL, GTL)
- Architektur- und Schaltungssynthese, statische Timing-Analyse
- Backend-Processing (Floorplanning, Backannotation)
- Einf�hrung und Anwendung neuer Methoden im ASIC-Entwurf
- ASIC-Emulation , HW/SW Coverifikation
- Zyklenbasierte Simulation und Timing-Analyse
- Formale Verifikation
- Gute englische Sprachkenntnisse, auch wegen der Kontakte zu englisch-
sprachigen Halbleiter- und EDA-Lieferanten werden erwartet
- Eigenverantwortliche, selbst�ndige Abwicklung dieser T�tigkeiten im
Pro-
jektteam
N�he zur Systemanwendung, die Entwicklung der ASICs in einer Projekt-
struktur, sowie die sich kontinuierlich weiterentwickelnde
Entwurfsmethodik
und ein leistungsorientiertes Gehalt bieten auch nach dem Einstieg
Perspekti-
ven f�r die pers�nliche Weiterentwicklung.
F�r weitere Informationen w�hlen Sie bitte folgende Telefonnummer:
Fachlich : Bosch Telecom GmbH
Abteilung UC/EAS
Hr. Hegny
D-71520 Backnang
07191/13-2888
E-mail: Helmut.Hegny@pcm.bosch.de
Allgemein : Bosch Telecom GmbH
Personalabteilung UC/PAA2-Bk
Hr. Bondiek
D-71520 Backnang
07191/13-3784
E-mail: Heinz.Bondik@pcm.bosch.de
Nutzen Sie die Chance, die in der zukunftsorientierten Kombination aus
Informations- und ASIC-Entwurfstechnologie liegt und rufen Sie uns an !
Thread Navigation
This is a paginated view of messages in the thread with full content displayed inline.
Messages are displayed in chronological order, with the original post highlighted in green.
Use pagination controls to navigate through all messages in large threads.
Back to All Threads