Article View: de.comp.sys.ibm
Article #19Page-Interl. und SIS-Chipsatz
From: fsommer
Date: Wed, 28 Oct 1992 19:29
Date: Wed, 28 Oct 1992 19:29
13 lines
999 bytes
999 bytes
PI und SIS-Chipsatz! Ich habe zwei EISA-Boards mit SIS-Chipsatz gehabt. In beiden Manuals stand, dass der Memorycontroller "interleaved fast page mode DRAM operations" supported. Die in den Manuals beschriebenen Biosse (Phoenix und AMI) hatten einen Menuepunkt, um das interleaving abzuschalten. Die Biosse die letztendlich dann eingebaut waren, hatten nicht diese Moeglichkeit (Phonix und Award). Wenn ich allerdings mein Mainboard in der momentanen Konfiguration nur mit einer statt zwei Memorybanks betreibe, bootet der Rechner nicht (auch keine Fehlermeldung). Sieht zumindest etwas nach interleaving aus. *
Technical Details
Message-ID:
<921028175402_555063.0_CHL108-1@CompuServe.COM>Path:
arc1-ca.pugleaf.net!sparky!uunet!think.com!yale.edu!ira.uka.de!smurf.sub.org!newsShow Full Headers
Complete Article Headers
Path: arc1-ca.pugleaf.net!sparky!uunet!think.com!yale.edu!ira.uka.de!smurf.sub.org!news From: fsommer <fsommer@LUMINO.MHS.CompuServe.COM> Newsgroups: de.comp.sys.ibm Subject: Page-Interl. und SIS-Chipsatz Date: 28 Oct 1992 20:29:35 +0100 Organization: Smurf-O-Box Karlsruhe, FRG Lines: 13 Message-ID: <921028175402_555063.0_CHL108-1@CompuServe.COM> NNTP-Posting-Host: smurf.sub.org