🚀 go-pugleaf

In article <921028175402_555063.0_CHL108-1@CompuServe.COM>, fsommer <fsommer@LUMINO.MHS.CompuServe.COM> writes:
|> PI und SIS-Chipsatz!
|> Ich habe zwei EISA-Boards mit SIS-Chipsatz gehabt. In beiden
|> Manuals stand, dass der Memorycontroller "interleaved fast page
|> mode DRAM operations" supported. Die in den Manuals beschriebenen
|> Biosse (Phoenix und AMI) hatten einen Menuepunkt, um das
|> interleaving abzuschalten. Die Biosse die letztendlich dann
|> eingebaut waren, hatten nicht diese Moeglichkeit (Phonix und
|> Award). 
|> Wenn ich allerdings mein Mainboard in der momentanen
|> Konfiguration nur mit einer statt zwei Memorybanks betreibe,
|> bootet der Rechner nicht (auch keine Fehlermeldung).
|> Sieht zumindest etwas nach interleaving aus.
|> *

Ja, aber SiS darf aus patentrechtlichen Gru^nden nicht wirklich 
page-interleaven. C&T ha^lt das Patent. Siehe c't 92/11/120.
-- 

|Dipl.-Ing. Harald Milz                   |    EMail:		hm@ix.de |
|iX - Multiuser Multitasking Magazin      |    FAX:    +49 511 547 47 33 |
|D-3000 Hannover 61, Helstorfer Str. 7    |    Tel.:   +49 511 547 47 66 |