Glitches auf PCB

Article View: de.sci.electronics

Article #513

Back to de.sci.electronics Previous Next

#513

From: Achim Luft
Date: Mon, 10 Jul 2000 00:00

15 lines
1311 bytes

Hallo,

kennt sich jemand mit der Dimensionierung von Bauteilen zur Verhinderung
von Glitches auf der Spannungsversorgung innerhalb eines PCBs aus?
Insbesondere hätte ich gerne gewußt, wie sich die kapazitiven Beläge
berechnenen lassen, Studien über die Ausbreitung von Glitches innerhalb
der Versorgungslagen, Gegenmaßnahmen und deren Dimensionierung. Es muß
doch Leute geben, die sich schon einmal mit diesem Thema befaßt haben.
Auch Literaturhinweise nehmen ich gerne entgegen.

MfG
   Achim Luft

Technical Details

Message-ID: <3969EFAB.1EDCB7DC@vt.siemens.de>

Path: arc1-ca.pugleaf.net!unknown!not-for-mail

Show Full Headers

Complete Article Headers

X-Google-Language: GERMAN,ASCII
X-Google-Thread: 112e71,240785f9314e0960,start
X-Google-Attributes: gid112e71,public
X-Google-Thread: 105dc7,240785f9314e0960,start
X-Google-Attributes: gid105dc7,public
From: Achim Luft <Achim.Luft@vt.siemens.de>
Subject: Glitches auf PCB
Date: 2000/07/10
Message-ID: <3969EFAB.1EDCB7DC@vt.siemens.de>
X-Deja-AN: 644644286
Content-Transfer-Encoding: quoted-printable
X-Accept-Language: de
Content-Type: text/plain; charset=iso-8859-1
X-Complaints-To: newsteam@erlm.siemens.de
X-Trace: papyrus.erlm.siemens.de 963245213 16352 129.103.117.211 (10 Jul 2000 16:06:53 GMT)
Organization: Siemens AG, ATD TD IT MV 1
Mime-Version: 1.0
NNTP-Posting-Date: 10 Jul 2000 16:06:53 GMT
Newsgroups: de.sci.electronics,fido.ger.elektronik