Proposition de these

Thread View: fnet.general

1 messages

[T] Back to Threads [V] Tree View [G] Group Articles

1 total messages Started by Christine Morin Fri, 10 Apr 1992 07:50

Author: Christine Morin
Date: Fri, 10 Apr 1992 07:50

43 lines
2406 bytes

Proposition de These 
--------------------

Lieu : IRISA / INRIA Rennes (35)
------ Equipe de Recherche Langages et syste`mes paralle`les (LSP)

Responsable : Michel Bana^tre et Christine Morin, 
------------  Tel. (standard) : 99.84.71.00

email : banatre@irisa.fr, morin@irisa.fr
------

Type de bourse : L'etudiant retenu sera stagiaire de recherche BULL
---------------- (re'mune'ration nette mensuelle : environ 10 000 F)

~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
Conception d'un sous-syste`me de gestion de transactions efficace 
au dessus d'une architecture tole'rante aux fautes a` base de me'moires
transactionnelles stables
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

L'implantation d'un syste`me de gestion de transactions
(Camelot) suppose l'existence de protocoles spe'cifiques pour
maintenir les proprie'te's lie'es a` l'atomicite' (se'rialisation, reprise,
...) et d'un me'canisme de me'moire stable pour stocker les informations qui
doivent survivre a` la pre'sence d'une faute simple.

Dans le cadre de nos travaux dans le domaine de la conception d'architectures
tole'rantes aux fautes, nous avons de'fini une me'moire transactionnelle
utilise'e pour stocker efficacement et de facon transparente les points de
reprise des processus s'exe'cutant au dessus de l'architecture conside're'e.

L'objet de la proposition de the`se est d'e'tablir les relations pouvant
exister entre le sous-syste`me de gestion des transactions et les
transactions " me'moire stable " afin de fournir une implantation efficace du
premier. Bien entendu, un des re'sultats possibles de cette e'tude pourrait
e^tre un ensemble de propositions visant a` ge'ne'raliser les me'canismes de
gestion des transactions de la me'moire transactionnelle sans aller a`
l'encontre des performances exige'es.

Les re'sultats de cette e'tude feront l'objet d'une inte'gration au dessus de
l'une des architectures tole'rantes aux fautes en cours de de'veloppement a` 
l'IRISA.

Thread Navigation

This is a paginated view of messages in the thread with full content displayed inline.

Messages are displayed in chronological order, with the original post highlighted in green.

Use pagination controls to navigate through all messages in large threads.

Back to All Threads