Thread View: ku.questions
4 messages
4 total messages
Started by atsushi iwamae
Tue, 03 Dec 1996 00:00
[Q] Delay circuit
Author: atsushi iwamae
Date: Tue, 03 Dec 1996 00:00
Date: Tue, 03 Dec 1996 00:00
20 lines
1155 bytes
1155 bytes
岩前@京大工です。パルス回路について,教えていただきたいのですが
幅0.5 micro sec +5Vのパルスを 1micro sec から10 micro sec ほど(可変)
ディレイをかけたいのですが,電子回路ハンドブック等を調べたのですが
適当な回路が見つけられませんでした。
どなたかご教授願えませんでしょうか?
pulse
|~|
____| |______________
0.5 \mu sec
delayed pulse
|---x \mu sec---|
|~|
____________________| |__________________
Re: [Q] Delay circuit
Author: Shigenobu Kimura
Date: Tue, 03 Dec 1996 00:00
Date: Tue, 03 Dec 1996 00:00
24 lines
1836 bytes
1836 bytes
In article <atsushi-0312961751320001@pekoe.scphys.kyoto-u.ac.jp>, atsushi@jasmine.scphys.kyoto-u.ac.jp (atsushi iwamae) writes: a> 岩前@京大工です。パルス回路について,教えていただきたいのですが a> 幅0.5 micro sec +5Vのパルスを 1micro sec から10 micro sec ほど(可変) パルスの幅を正確に再現出来ませんが, 何かのトリガーにつかうのであれば, タイマ IC の 555 を使えば簡単に出来ると思います. 非常にメジャーな石なのでちょっと調べると色々な回路例がすぐ見つかると おもいます. 50円から100円ぐらいです. あと, ワンショットパルスを出すものなら, 74 シリーズの TTL にもあります. なにか, 状態変化が外部クロック(この場合なら 1MHz ぐらいか?) に同期して いいならシフトレジスタがつかえます. a> ディレイをかけたいのですが,電子回路ハンドブック等を調べたのですが a> 適当な回路が見つけられませんでした。 上記のキーワードを元にもう一度本を見直して自分の目的にあったものを 採用してみてください. -- きむら
Re: [Q] Delay circuit
Author: CHIKARAISHI Hirotaka
Date: Tue, 03 Dec 1996 00:00
Date: Tue, 03 Dec 1996 00:00
20 lines
1706 bytes
1706 bytes
$B3KM;9g8&$NNO@P$G$9(J In article <atsushi-0312961751320001@pekoe.scphys.kyoto-u.ac.jp> atsushi@jasmine.scphys.kyoto-u.ac.jp (atsushi iwamae) writes: >$BI}(J0.5 micro sec +5V$B$N%Q%k%9$r(J 1micro sec $B$+$i(J10 micro sec $B$[$I!J2DJQ!K(J >$B%G%#%l%$$r$+$1$?$$$N$G$9$,!$EE;R2sO)%O%s%I%V%C%/Ey$rD4$Y$?$N$G$9$,(J >$BE,Ev$J2sO)$,8+$D$1$i$l$^$;$s$G$7$?!#(J $B$b$&>/$7>r7o$r;XDj$9$kJ}$,$h$$$H;W$$$^$9(J 1. $BCY1d$7$?%Q%k%9$NI}$O85$N%Q%k%9I}$H$I$NDxEY0lCW$7$F$$$J$1$l$P$$$1$J$$$+(J $B!!!JC1$K!"85%Q%k%9$r%H%j%,$H$7$F(J r micro s$B8e$K(J0.5 micro sec$B$N%Q%k%9$r(J $B!!=P$;$PNI$$$N$+!K(J 2. $BCY1d;~4V$N@_DjJ,2rG=!"@:EY$O$I$NDxEYMW5a$9$k$+(J $B$3$N>r7o$K$h$C$F$O4JJX$J2sO)9=@.$,M-$j$=$&$G$9(J ------------------------------------------------------------------ $B!!!!NO@P!!9@9'!!!!(JEmail:hchikara@nifs.ac.jp $BJ8It>J(J $B3KM;9g2J3X8&5f=j(J $B!ZL>8E20;T@i<o6hITO7D.![(J $BL>8E20(J:Tel:052-789-4579 $BEZ4t(J Tel:0572-57-4777 Fax: 0572-57-7465 ------------------------ $B$@$C$F(JNIFS$B$@$b$s(J ------------------------
Re: [Q] Delay circuit
Author: Katutosi SAKAI
Date: Wed, 04 Dec 1996 00:00
Date: Wed, 04 Dec 1996 00:00
21 lines
1518 bytes
1518 bytes
酒井(A)@casioです。 In article <5810si$ajl@csdsun1.nifs.ac.jp>, hchikara@scchik.nifs.ac.jp says... >1. 遅延したパルスの幅は元のパルス幅とどの程度一致していなければいけないか > (単に、元パルスをトリガとして r micro s後に0.5 micro secのパルスを > 出せば良いのか) >2. 遅延時間の設定分解能、精度はどの程度要求するか > >この条件によっては簡便な回路構成が有りそうです 実験したいだけなら、回路を組まなくても、 ファンクションジェネレータの外部トリガ+ディレイ出力+ シングルパルス出力で、実現できるように思います。 -- ----------------------------- CASIO SV技術部 酒井a sakai_a@svgw.rd.casio.co.jp -----------------------------
Thread Navigation
This is a paginated view of messages in the thread with full content displayed inline.
Messages are displayed in chronological order, with the original post highlighted in green.
Use pagination controls to navigate through all messages in large threads.
Back to All Threads